<![CDATA[
<BODY>
<H1>www.duv24.net : B. Ackland: "Anforderungen an effizientes SoC-Design"</H1>
<P> <BR>
[<A href="/">www.duv24.net</A>] [<A href="../index.html">back</A>]
</P>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top>
<TABLE WIDTH=100% BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=TOP CLASS=detailBereichRedaktion>Bereich >
Redaktion
> <B><FONT color="#CC3300">Fachbeiträge</FONT></B></TD>
<TD ALIGN=right VALIGN=bottom CLASS=detailDatum>22.03.2004</TD>
</TR>
</TABLE>
</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailFirma ID=topSpace>Verisity Design GmbH:</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailTitel>B. Ackland: "Anforderungen an effizientes SoC-Design"</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top CLASS=detailSubtitel>EDA am Beispiel einer Linecard-on-a-Chip</TD>
<TD VALIGN=top> </TD>
<TD VALIGN=top> </TD>
</TR>
<TR>
<TD VALIGN=top>
<TABLE BORDER=0 CELLSPACING=0 CELLPADDING=0>
<TR>
<TD VALIGN=top CLASS=detailContent>
<TABLE WIDTH=1 BORDER=0 ALIGN=left CELLPADDING=0 CELLSPACING=0>
<TR>
<TD><IMG width=150 border=0 src="http://www.publish-industry.net/publish-industry/company-resources/publish-industry-master_325784880.jpg"></TD>
</TR>
<TR>
<TD CLASS=detailBildunterschrift>Beispiel einer Linecard-on-a-Chip. Der Netzwerkprozessor fügt die ankommenden Pakete zusammen, nimmt eine Fehlerprüfung vor und ordnet sie nach Absender und Bestimmungsort</TD>
</TR>
</TABLE>
Tel ekommunikations-Ausrüster müssen aufgrund der anhaltenden Rezession der TK-Branche neue Produkte entwickeln, mit denen der Kunde seine Systeme aufrüsten kann, ohne bestehende Transport- und Backplane-Architekturen zu ersetzen. Sinkende Stückzahlen und steigende Maskenkosten machen den Einsatz der bisher üblichen ASICs zu-nehmend unrentabel. Von ihren ASSP-Zulieferern (Application-Specific Standard Product) erwarten die Ausrüster vielmehr die Entwicklung programmierbarer, flexibler, auf einem Chip integrierter Datennetzwerk-Systeme mit besonderer Betonung auf Flexibilität. Derartige Kommunikations-SoCs gehören zu den komplexesten Bauelementen, die in den nächsten Jahren entwickelt werden und die Fähigkeiten heutiger EDA-Tools und Flows in höchstem Maße ausreizen dürften. <a href="http://www.duv24.net/media/design-verification/dvmrz2004/dv034253.pdf" target="_blank">Vollbeitrag als PDF</a></TD>
</TR>
<TR>
<TD CLASS=detailQuelle> </TD>
</TR>
</TABLE>
</TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=1 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top></TD>
</TR>
<TR>
<TD VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=393 HEIGHT=1 ALT=""></TD>
<TD WIDTH=28 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=28 HEIGHT=1 ALT=""></TD>
<TD WIDTH=174 VALIGN=top><IMG NAME="" SRC=/pi/spacer.gif WIDTH=174 HEIGHT=1 ALT=""></TD>
</TR>
</TABLE>
<P><I>Diese Seite wurde am 25.09.2004, 13:13 Uhr aktualisiert</I></P>
</BODY>
]]>